istanbul teknik üniversitesi elektrik-elektronik fakültesi ikinci derece
Transkript
istanbul teknik üniversitesi elektrik-elektronik fakültesi ikinci derece
İSTANBUL TEKNİK ÜNİVERSİTESİ ELEKTRİK-ELEKTRONİK FAKÜLTESİ İKİNCİ DERECE DELTA-SİGMA MODÜLATÖR TASARIMI BİTİRME ÖDEVİ Murat DOĞU 040070371 Bölümü: Elektronik ve Haberleşme Mühendisliği Programı: Elektronik Mühendisliği Danışmanı: Yar. Doç. Dr. Devrim Yılmaz AKSIN MAYIS 2011 ÖNSÖZ Lisans eğitimim boyunca , destek ve yardımlarını esirgemeyen tüm öğretim üyelerine ve çalışmalarıma öncülük eden, bitirme projesi danışmanım Yar. Doç. Dr. Devrim Yılmaz Aksın’a saygılarımı ve teşekkürlerimi sunarım. Çalışmalarım boyunca beni yalnız bırakmayan, her türlü desteği gösteren yakın arkadaşlarım Hasip Terlemez ve Z. Abidin Kiremitçi’ye teşekkür ederim. Son olarak, bütün hayatım boyunca bana destek olan ve bu günlere gelmemi sağlayan aileme en içten dileklerimle teşekkür ederim. Mayıs 2011 Murat Doğu ii İÇİNDEKİLER Sayfa ÖZET .............................................................................................................................. vi 1. GİRİŞ ........................................................................................................................... 1 1.1 Organizasyon.......................................................................................................... 1 2. DELTA-SİGMA DÖNÜŞTÜRÜCÜLER ................................................................. 3 2.1 Fazla Örnekleme Konsepti ..................................................................................... 4 2.2 Delta Sigma Modülasyon ....................................................................................... 6 3. SİSTEM SEVİYESİNDE TASARIM ..................................................................... 11 3.1 Kuantalayıcı Modeli ............................................................................................. 11 3.2 FFT, SNR ve I/Q Modülasyon ............................................................................. 12 3.3 Birinci Derece Delta-Sigma Modülatör Modeli ................................................... 13 3.4 İkinci Derece Delta-Sigma Modülatör Modeli .................................................... 15 3.5 İkinci Derece Modülatörde İdealsizlik Etkilerinin İncelenmesi .......................... 17 3.5.1 Örnekleme Zamanı Belirsizliği .................................................................. 17 3.5.2 Doğrusal Olmayan Örnekleme ................................................................... 19 3.5.3 Örnekleme Gürültüsü ................................................................................. 20 3.5.4 Kuvvetlendirici Sonlu Kazancı................................................................... 21 3.5.5 Kuvvetlendirici Sonlu Oturma Zamanı ...................................................... 22 3.5.6 Doğrusal Olmayan Kuvvetlendirici Kazancı.............................................. 24 3.5.7 Kuvvetlendirici Gürültüsü .......................................................................... 25 3.5.8 Kuvvetlendirici Ofseti ................................................................................ 26 3.5.9 Kuvvetlendirici Doyumu ............................................................................ 27 3.5.10 Kuantalayıcı ve DAC İdealsizlikleri .......................................................... 27 4. TRANZİSTÖR SEVİYESİNDE TASARIM .......................................................... 29 4.1 Kuvvetlendirici Tasarımı ..................................................................................... 29 4.2 Komparator Tasarımı ........................................................................................... 32 4.3 Anahtar Tasarımı .................................................................................................. 34 4.4 Saat İşareti Üreteci Tasarımı ................................................................................ 35 4.5 Modülatör Sisteminin Kurulması ......................................................................... 37 5. SONUÇ ...................................................................................................................... 40 KAYNAKLAR .............................................................................................................. 41 EKLER .......................................................................................................................... 42 ÖZGEÇMİŞ .................................................................................................................. 46 iii KISALTMALAR ADC DAC SNR CMFB SAR OSR STF NTF FFT SFDR PSD DC AC INL DNL NMOS PMOS : Analog-Sayısal Çevirici : Sayısal-Analog Çevirici : İşaret-Gürültü Oranı (Signal-to-Noise Ratio) : Ortak Taban Geribeslemesi (Common Mode Feedback) : Ardışıl Yaklaşımlı Çevirici (Successive Approximation Register) : Fazla Örnekleme Oranı (Oversampling Ratio) : İşaret Transfer Fonksiyonu (Signal Transfer Function) : Gürültü Transfer Fonksiyonu (Noise Transfer Function) : Fourier Dönüşümü (Fast-Fourier Transform) : Parazitsiz Dinamik Serbest Alan (Spurious Free Dynamic Range) : Güç Spektral Yoğunluğu (Power Spectral Density) : Doğru Akım : Alternatif Akım : Toplam Doğrusallık Hatası (Integral Nonlinearity) : Farksal Doğrusallık Hatası (Differential Nonlinearity) : N tipi Metal Oksit Yarıiletken : P tipi Metal Oksit Yarıiletken iv İKİNCİ DERECE DELTA SİGMA MODÜLATÖR TASARIMI ÖZET CMOS teknolojisinin giderek gelişmesi, sayısal ve analog tasarımların aynı çip üzerinde gerçeklenebilmesine olanak sağlamıştır. Konvansiyonel veri dönüştürücü yapıları, yüksek hız ve çözünürlüklere ulaşabilmek için yüksek hassasiyette elektronik elemanların gerçeklenmesini gerektirmektedir. Halbuki, sayısal devrelerin giderek küçülüyor olması, bu hassasiyetin sağlanmasını olanaksız kılmaktadır. Delta-Sigma modülatörler ise bu boşluğu doldurmaktadırlar. Delta-Sigma modülatörler gürültü şekillendirme yetenekleri ile yüksek hassasiyette analog elemanlara ihtiyaç duymadan yüksek çözünürlüklere ulaşabilirler. Üretim proseslerinde her ne kadar yüksek eleman hassasiyeti sağlanamasa da, yüksek eleman eşleştirme sağlanabilmektedir. Bu da Delta-Sigma modülatörlerin tasarımı için yeterli olmaktadır. Delta-Sigma modülatörler, Nyquist sınıfı modülatörlere göre çok yüksek hızlarda örnekleme yaparak yüksek çözünürlük elde etmektedirler. Bu sıralanan özellikler, Delta-Sigma modülatörleri özellikle audio çip üzerinde sistem (system-onchip / SoC) uygulamaları için ideal yapmaktadır. Bu bitirme çalışmasında, ikinci dereceden delta-sigma modülatörün analizleri yapılacak, çeşitli sistem idealsizlikleri modellenerek etkileri gözlenecek ve sonrasında tranzistör seviyesinde tasarlanacaktır. Simülasyon sonuçlarına göre tasarlanan modülatör 20 KHz band genişliği için 10 MHz saat işareti ile 84.7 dB SNR ve buna karşılık düşen 13.7 bit çözünürlük elde etmektedir. v SECOND ORDER DELTA-SIGMA MODULATOR DESIGN SUMMARY Consistently developing CMOS technology, provides the means for the integration of both analog and digital components on the same chip. Conventional data converters require precise analog components to achieve high speed and resolution. However, continually scaling-down digital components, keeps process technologies away from being precise. This is where, Delta-Sigma Modulators prove themselves useful. Using noise shaping techniques, Delta-Sigma Modulators achieve high resolution without the need of precise analog components. Although CMOS process technologies can not provide precise analog components, they can provide high matching accuracy. This enables the design of Delta-Sigma modulators. These modulators use sampling rates well above the Nyquist rate to achieve high resolution. These qualities make DeltaSigma modulators ideal for audio system-on-ship (SoC) applications. In this graduation project, second order delta-sigma modulator is analysed, various nonidealities are modeled, their effects are observed and finally a second order delta-sigma modulator is designed in transistor level. According to simulation results, designed modulator operating in 20 KHz bandwidth, with a 10 MHz clock signal, achieves 84.7 dB SNR and corresponding 13.7 bit resolution. vi 1. GİRİŞ Sayısal elektroniğin gün geçtikçe gelişmesi, birçok uygulamada tercih edilir hale gelmesi, sayısal devrelerin üzerinde işlem yaptığı verileri sisteme sağlayan analogsayısal (analog-digital converter / ADC) dönüştürücülerin ve işlenen verilerin dış dünyaya sunulmasını sağlayan sayısal-analog (digital-analog converter / DAC) dönüştürücülerin de bu hızla gelişmesini gerektirmektedir. Sayısal devreler çok yüksek hızlarda ve yüksek doğruluk derecesinde işlemler yapabilirken, dönüşütücü olarak kullanılan yapılar hem yüksek doğrulukta, hem de yüksek hızlarda çalışamamaktadırlar. Analog dünya ile sayısal dünya arasında bağ oluşturan bu yapılar, bu iki özellikten birini diğerine takas etmek durumundadırlar. Delta-Sigma mimarisini kullanan yapılar alçak hızlarda yüksek doğruluk sağlayabilirken, İşhattı (Pipeline) ve Ardışıl Yaklaşım (Successive Approximation Register / SAR) yöntemlerini kullanan dönüştürücüler daha düşük doğruluk seviyelerinde yüksek hızlarda çalışabilmektedir. Bitirme ödevi kapsamında Delta-Sigma analog-sayısal dönüştürücülerin çekirdeğini oluşturan Delta-Sigma modülatör tasarımı yapılacaktır. Modülatör ikinci dereceden bir Delta-Sigma mimarisi kullanmaktadır. Bu yapı kullanılarak 84.7 dB işaret-gürültü oranına (Signal-to-Noise Ratio / SNR) sahip bir modülatör tasarlanmıştır. Bu da yaklaşık olarak 13.7 bit çözünürlüğe karşı düşmektedir. Çalışmada AMS 0.35 μm teknolojisi kullanılarak simülasyonlar yapılmıştır. Modülatör ses frekanslarında (≈ 20 KHz band genişliği) çalışacak şekilde tasarlanmıştır. 1.1.Organizasyon İkinci bölümde Delta-Sigma modülatör yapıları hakkında genel bilgiler verilip, çalışma prensipleri açıklanmaya çalışılacaktır. Konunun temelini oluşturan birkaç konuya da bu kısımda değinilecektir. Üçüncü bölümde sistem seviyesinde tasarım anlatılacaktır. Simulink® programı kullanılarak hedeflenen modülatör kurulucak, analizleri yapılacak ve analog 1 elektronikte karşımıza çıkan genel idealsizlikler sistem modeline eklenip, analizleri yapılacaktır. Dördüncü bölümde, tranzistör seviyesinde sistemin kurulumu anlatılacaktır. Kuvvetlendirici ve komparatör gibi sistemi oluşturan elemanların nasıl tasarlandığı bu bölümde anlatılacaktır. Bölüm sonunda tranzistör seviyesinde kurulan sistemin simülasyon sonuçları verilecek ve bunlar üzerinde yorumlarda bulunulacaktır. Beşinci bölümde, bu çalışma süresince öğrenilenler özetlenecek ve tasarımın nasıl geliştirilebileceğine ilişkin öngörülerde bulunulacaktır. 2 2. DELTA-SİGMA DÖNÜŞTÜRÜCÜLER Analog-sayısal, sayısal-analog dönüştürücüler sayısal sistemlerin gerçek dünya ile bağlantılarını sağlayan köprülerdir. Sayısal devreler son derece hızlı bir şekilde gelişmekle beraber, çoğu uygulama veri dönüştürücülerin yavaş kalması ya da yetersiz çözünürlükte kalmasından ötürü sınırlanmaktadır. Şekil 2.1’de girişinde ve çıkışında ADC ve DAC bulunan bir işaret işleme sisteminin blok diyagramı görünmektedir. Veri dönüştürücüleri iki ana başlık altında incelemek mümkündür: Nyquist sınıfı ve fazla örneklemeli (oversampled) dönüştürücüler. İlk sınıftaki dönüştürücülerde, giriş ve çıkış örnekleri arasında bire bir karşılık bulunmaktadır. Her çıkış, tek bir girişe göre belirlenir, dönüştürücünün hafızası yoktur. Nyquist sınıfı bir DAC, b1, b2,b3, ... bN bitlerinden oluşan bir giriş için, aşağıdaki gibi bir çıkış vermektedir [1] 𝑉𝑜𝑢𝑡 = 𝑉𝑟𝑒𝑓 (𝑏1 2−1 + 𝑏2 2−2 + … + 𝑏𝑁 2−𝑁 ) Burada Vref (2.1) referans gerilimi belirtmektedir. Nyquist sınıfı dönüştürücülerde örnekleme frekansı Nyquist kriterinde belirtildiği şekilde en az örneklenen işaretin iki katı olmak durumundadır. Normalde bundan büyük oranlarda örnekleme yapılır. Bu tür dönüştürücülerin doğrulukları büyük ölçüde devrede kullanılan elemanların birbirine olan oranlarının doğruluğu ile sınırlanmıştır. Pratik olarak elemanların birbirine olan doğrulukları %0.02 gibi bir değerdedir, bu da bu sınıftaki dönüştürücülerin çözünürlüklerini 12 bit gibi bir değere sınırlamaktadır [1]. Yüksek örnekleme kullanan sistemler, 20 bitten yüksek çözünürlüklere ulaşabilirler. Bunu sağlayabilmek için örneklenecek olan işaret band genişliğinin 8’den 512 katına Şekil 2.1. Sayısal İşaret İşleme Blok Diyagramı [1] 3 kadar olan bir frekansta örnekleme yaparlar. Oluşturulan her çıkış değeri, daha önceden alınan girişler değerlendirilerek bulunur. Dolayısıyla sistem içinde hafıza elemanları barındırmaktadır. Bir sonraki kısımda fazla örnekleme konsepti ayrıntılı olarak açıklanacaktır. 2.1. Fazla Örnekleme Konsepti Fazla örnekleme konseptini açıklamadan önce, kuantalama hatasının çıkarılışının görülmesi faydalı olacaktır. Adım aralığı Δ olan bir kuantalayıcı için hata –Δ/2, Δ/2 aralığında değişmektedir. İşaretin gelişigüzel değiştiği varsayılırsa, olasılık yoğunluk fonksiyonu aşağıdaki şekilde tanımlanabilir. 1 , |𝑥| ≤ 𝛥/2 𝑝𝑒 (𝑥) = �𝛥 0, |𝑥| > 𝛥/2 (2.2) Şekil 2.2. Olasılık Yoğunluk Fonksiyonu Şekil 2.2’de (2.2) denklemi ile aynı durumu açıklamaktadır. Buna göre [x1, x2] aralığında kuantalama hatası aşağıdaki şekilde bulunabilir. 𝑥2 � 𝑝𝑒 (𝑥)𝑑𝑥 = 𝑥1 𝑥2 − 𝑥1 𝛥 (2.3) Bu olasılık fonksiyonunu kullanarak kuantalama hatasının varyansı aşağıdaki şekilde bulunabilir. 2 ∞ 𝜎 = � (𝑥 − 𝜇𝑒 )2 𝑝𝑒 (𝑥)𝑑𝑥 (2.4) −∞ Burada μe olasılık yoğunluk fonksiyonunun ortalama değerini gösterir ve sıfır değerindedir. Olasılık fonksiyonunun sadece –Δ/2, Δ/2 aralığında sıfırdan farklı 4 değerlere sahip olduğunu göz önünde bulundurursak kuantalama hatasının değeri aşağıdaki şekilde bulunur. ∞ 𝑥 2 ∆2 = 12 −∞ ∆ 𝜎2 = � (2.5) Örneklemeli fiziksel prosesler için varyans ortalama güce eşittir. Buna göre kuantalama hatasının gücü aşağıdaki şekilde tanımlanabilir [2]. 𝑒𝑟𝑚𝑠 2 = ∆2 12 (2.6) Kuantalama hatası, ideal bir ADC için tek gürültü kaynağı olarak düşünülebilir. Buna göre veri dönüştürücüler için en önemli değerlendirme kriterlerinden biri olan SNR değeri bu kuantalama hatası değeri kullanılarak bulunabilir. SNR, en basit şekilde bir verideki işaret gücünün gürültü gücüne oranı olarak tanımlanabilir. Bunu aşağıdaki şekilde formülize edebiliriz. 𝑆𝑁𝑅𝑑𝐵 = 10𝑙𝑜𝑔 𝑃𝑠𝑖𝑔𝑛𝑎𝑙 𝑃𝑛𝑜𝑖𝑠𝑒 (2.7) Gürültü gücü biraz önce bahsedildiği gibi kuantalama hatasının gücü olarak tanımlanabilir. 𝑃𝑛𝑜𝑖𝑠𝑒 ∆2 = 12 (2.8) İşaret olarak genelde bir sinüs referans alınır. Buna göre bir sinüs işaretinin gücünü adım aralığı ve bit sayısı bilgisini kullanarak aşağıdaki gibi tanımlanabilir. 𝑃𝑠𝑖𝑔𝑛𝑎𝑙 2 𝑉2 2𝑁 . ∆ 1 = =� � = 22𝑁−3 . ∆2 2 2 2 (2.9) Bu iki güç ifadesinin oranını alırsak ulaşmak istediğimiz SNR ifadesini elde ederiz. Ara adımları atlarsak sonuçta SNR ifadesi aşağıdaki şekilde bulunacaktır. 𝑆𝑁𝑅𝑑𝐵 = 6.02 𝑁 + 1.76 (2.10) Fazla örneklemeli sistemleri çekici kılan özellik, ilgilenilen band frekansının çok üstünde frekanslarda örnekleme yapılarak ilginilen band frekansındaki gürültünün azaltılmış olmasıdır. Bu da, dolayısıyla daha yüksek SNR değerlerine ulaşılabilmesi anlamına gelmektedir. Kuantalama hatasının bütün frekanslardaki toplam gücü (2.6) denkleminde bulunmuştu. Bu değer belirli bir adım aralığı (Δ) için hiçbir zaman 5 değişmyecektir. Ancak örnekleme yaptığımız frekansı arttırırsak, ilgilendiğimiz band frekansındaki toplam kuantalama gürültü gücünün değerini azaltabiliriz. Bu durum Şekil 2.3’te görselleştirilmeye çalışılmıştır. Şekil 2.3. Fazla Örnekleme Kullanılarak Kuantalama Hatası Gücünün Azaltılması Fazla örnekleme oranı (oversampling ratio / OSR), örnekleme frekansının Nyquist örnekleme frekansına oranla ne kadar büyük olduğunu gösteren bir büyüklüktür ve aşağıdaki şekilde tanımlanmıştır. 𝑂𝑆𝑅 = 𝑓𝑠 2𝑓𝑏 (2.11) Buna göre örnekleme frekansını iki katına çıkardığımızda, ilgilendiğimiz band içerisindeki kuantalama gürültüsü yarıya düşmektedir. Formül (2.7)’ye göre bu bize fazladan 3.01 dB’lik bir SNR sağlar. Formül (2.10)’u göz önünde bulundurduğumuzda, çözünürlüğü bir bit arttırabilmek için 6.02 dB fazladan SNR değerine ihtiyaç duyulur. Bu da, örnekleme frekansını 4 katına çıkarmak anlamına gelmektedir. 2.2. Delta-Sigma Modülasyon Fazladan örneklemenin getirilerine ek olarak Delta-Sigma modülatörler gürültü şekillendirme olarak adlandırılan bir teknik yardımıyla, erişilebilir SNR ve çözünürlük değerlerini daha da arttırırlar. Delta Modülatörler ve Delta-Sigma Modülatörler fazla örnekleme ve gürültü şekillendirme tekniklerini kullanan modülatör yapılarıdır. Birinci dereceden bir Delta modülatör yapısı Şekil 2.4 ‘te gösterilmiştir. Delta modülatörlerde, giriş değeri ile bu değerin modülatör tarafından tahmin edilen değeri arasındaki fark kullanılarak çıkış değerleri oluşturulur. Şekil 2.4’te gösterilen lineer modele göre sistemin giriş çıkış ilişkisi aşağıdaki şekilde bulunabilir. 6 Şekil 2.4. Birinci Derece Delta Modülatör 𝑌 = 𝑋 − 𝑋. 𝑧 −1 + 𝜀 − 𝜀. 𝑧 −1 (2.12) Şekil 2.4’te de görülebileceği gibi geribesleme yolunda bir integratör yeni giriş değerlerini tahmin etmek üzere kullanılmaktadır. Bu yapının avantajı fark terimi işaretin kendisinden daha küçük olduğundan, büyük giriş değerleri işlenebilmektedir. Dezavantajı ise integratörün geribesleme yolu üzerinde olması sebebiyle, integratörden kaynaklanan doğrusallığı bozan etkiler gürültü şekillendirme mekanizmasına girmeden çıkışa aktarılır. Bu durumu düzeltmek amacıyla Delta modülatörlerden Delta-Sigma modülatörler türetilmiştir. Delta-Sigma modülatörlerde integratör geribesleme yolunda değil ileri yolda bulunmaktadır. Birinci dereceden bir Delta-Sigma modülatörün blok diyagramı Şekil 2.5’te gösterilmiştir. Kısa bir analiz sonucunda yapının giriş ve çıkışı arasındaki ilişki aşağıdaki şekilde bulunabilir. 𝑌 = 𝑋. 𝑧 −1 + (1 − 𝑧 −1 ). 𝜀 (2.13) Yukarıdaki ifadeden de anlaşılabileceği gibi çıkış bu sefer girişin geciktirilmiş, ancak değiştirilmemiş halidir. Bu da, modülatörden sonraki demodülatör bloğunda bir integratör bulunmasını gerektirmemektedir. Şekil 2.5. Birinci Derece Delta-Sigma Modülatör 7 Formül (2.13)’te kuantalama hatasının önünde çarpan olarak bulunan (1-z-1) terimi Delta-Sigma modülatörlere gürültü şekillendirme özelliğini sağlamaktadır. Modülatörün çıkış ifadesinde girişin çarpanı olarak gelen terim işaret transfer fonksiyonu (signal transfer function / STF), kuantalama hatasının çarpanı olarak gelen terim ise gürültü transfer fonksiyonu (noise transfer function / NTF) olarak adlandırılır. Gürültü transfer fonksiyonunda z, ej2πfT ile değiştirildiğinde sonuç olarak 2sin(πf) ifadesini elde ederiz. Bu fonksiyonu Matlab® kullanarak çizdirdiğimizde Şekil 2.6’da görülen grafiği elde ederiz. Buna göre, modülatör alçak frekanslarda kuantalama gürültüsünü bastırmakta, yüksek frekanslarda ise kuvvetlendirmektedir. İlgilenilen band frekansında gürültü bastırılmış olduğundan daha yüksek SNR ve daha yüksek çözünürlük değerleri elde edilebilir. Kuantalama gürültüsünün formül (2.6)’da bulunan değerini kullanarak çıkış gürültüsünün güç spektral yoğunluk fonksiyonunu aşağıdaki şekilde bulabiliriz. (2sin (𝜋𝑓))2 ∆2 𝑆𝑞 (𝑓) = 6 (2.14) Burada tek yönlü güç spektral yoğunluğu hesabı yapıldığından Δ2/12 değeri iki ile çarpılmıştır. Frekans spektrumu örnekleme frekansına göre normalize edilirse, ilgilendiğimiz frekans bandı 1/(2.OSR) ile ifade edilebilir. Buna göre ilgilenilen frekans bandındaki toplam gürültü aşağıdaki şekilde ifade edilebilir. 2 𝜎𝑞 = � 1 2.𝑂𝑆𝑅 0 𝑆𝑞 (𝑓)𝑑𝑓 = 𝜋 2 . ∆2 36(𝑂𝑆𝑅)3 (2.15) Şekil 2.6. Gürültü Transfer Fonksiyonu 8 Giriş işaretinin de M genliğine sahip bir sinüs olduğunu varsayarsak, giriş işaretinin gücü σu2=M2/2 olarak bulunur. Bu durumda SNR ifadesi aşağıdaki gibidir [1]. 𝑆𝑁𝑅 = 𝜎𝑢 2 18. 𝑀2 . (𝑂𝑆𝑅)3 = 𝜎𝑝 2 𝜋 2 . ∆2 (2.16) Birinci dereceden Delta-Sigma modülatörün sağladığı gürültü şekillendirme, ikinci ve daha yüksek dereceden modülatörlerde daha da fazla gürültü bastırabilmektedir. Farklı derecelerdeki modülatörlerin gürültü transfer fonksiyonlarının frekans spektrumları Şekil 2.6’da karşılaştırılmıştır. Buna göre daha yüksek dereceli modülatörler daha yüksek çözünürlüklü dönüştürücüler yapılması için kullanılabilirler. Ancak ADC’lerde kullanılmak üzere tasarlanan Delta-Sigma modülatörleri ikinci dereceden yüksek modülatörlerde kararlılık sorunları baş göstermektedir. Şekil 2.7. Farklı Derecelerde Modülatörler iöin Gürültü Transfer Fonksiyonu [3] Bu çalışma kapsamında ikinci dereceden bir Delta-Sigma modülatör tasarlanacağından, birinci dereceden Delta-Sigma modülatör için yapılan analizlerin tekrarlanması ve bunların karşılaştırılması faydalı olacaktır. İkinci dereceden modülatörler için çeşitli mimariler bulunmaktadır. Bu çalışma kapsamında kurulacak olan yapı Şekil 2.8’de gösterilmiş olan Boser-Wooley yapısıdır [4]. En temel ikinci derece modülatör yapısı olarak kabul edilebilir bu yapı. Dolayısıyla, analizinden elde edilen sonuçlar diğer yapılar için de geçerli olacaktır. 9 Şekil 2.8. İkinci Derece Delta-Sigma Modülatör Yapısı Yukarıda lineer modeli görülen yapının çıkış ifadesi yapılan analiz sonucu aşağıdaki gibi bulunmuştur. 𝑌 = 𝜀 + 𝑘2 𝑧 −1 𝑧 −1 �−𝑘 . 𝑌 + 𝑘 (𝑌 + 𝑋)� 3 1 1 − 𝑧 −1 1 − 𝑧 −1 (1 − 𝑧 −1 )2 𝑘1 . 𝑘2 . 𝑧 −2 𝑋+ 𝜀 𝑌= 𝐷(𝑧) 𝐷(𝑧) 𝐷(𝑧) = [(1 − 𝑧 −1 )2 − 𝑘2 . 𝑘3 . 𝑧 −1 (1 − 𝑧 −1 ) + 𝑘2 . 𝑘1 . 𝑧 −2 ] (2.17) (2.18) (2.19) Bu eşitliklere göre k1, k2 ve k3 sırasıyla 0.5, 2 ve 1 değerlerini alırsa STF=z-2 ve NTF=(1-z-1)2 elde edilebilir. Bu gürültü transfer fonksiyonu da z yerine ej2πfT konulur ve birinci derece modülatör için izlenen aynı adımlar izlenirse, ilgilenilen band içerisindeki toplam gürültü aşağıdaki şekilde bulunur. 𝜎𝑞 2 = � 1 2.𝑂𝑆𝑅 0 (2𝜋𝑓)4 𝑑𝑓 = 𝜋 4 . ∆2 60(𝑂𝑆𝑅)5 (2.20) Bu toplam gürültü miktarı SNR ifadesinde yerine konursa aşağıdaki eşitlik elde edilir [1]. 𝑆𝑁𝑅 = 𝜎𝑢 2 30. 𝑀2 . (𝑂𝑆𝑅)5 = 𝜎𝑝 2 𝜋 4 . ∆2 (2.21) Bu bilgiler göz önünde bulundurularak bir karşılaştırma yapılırsa, birinci dereceden modülatör için örnekleme frekansının ikiye katlanmasının 1.5 bit çözünürlük artışı sağladığı, ikinci dereceden modülatörde ise 2.5 bitlik bir çözünürlük artışı sağlandığı görülür. 10 3. SİSTEM SEVİYESİNDE TASARIM Sistem seviyesinde tasarım Matlab® ve Simulink® programları kullanılarak gerçekleştirilmiştir. Bu bölümde birinci ve ikinci dereceden modülatörlerin Simulink modelleri kurulmuştur. Bu modellere pratikte karşılaşılan bazı idealsizlikler eklenerek, bunların etkileri gözlenmeye çalışılmıştır. Modülatör modelleri P. Malcovati’nin SDtoolbox isimli Matlab paketinde bulunan model dosyaları ve .m uzantılı dosyalar temel alınarak kurulmuş ve simüle edilmiştir [5]. 3.1. Kuantalayıcı Modeli Simulink tarafından sunulan kuantalayıcı y=0’ın bir basamağın ortasında oluştuğu türden bir kuantalayıcıdır. Aynı zamanda bu kuantlayıcının elektronik devrelerdeki karşılığına benzemesi gerekmektedir.Bu için çalışma besleme kapsamında, voltajı çeşitli değerlerinde basamak sınırlandırılması seviyesi sayısına ayarlanabilen ve çıkışları sınırlandırılmış bir kuantalayıcı tasarlanmıştır. Tasarlanan kuantalayıcı modeli Şekil 3.1’de gösterilmiştir. Şekil 3.1. Tasarlanan Kuantalayıcı Modeli Kuantalayıcıda y=0 noktasının kullanıcı tarafından verilen basamak sayısına göre basamağın orta noktasında ya da basamaklar arasında oluşması istenmektedir. Tasarlanan kuantalayıcıya belirli bir satürasyon seviyesi ve basamak sayısı verilerek test edilmiştir. Şekil 3.2’de iki farklı basamak sayısı için çıkışlar gözlenmiştir. 11 Şekil 3.2. Üç ve Dört Basamaklı Kuantalayıcı Çıkışları Bu çıkışlarda modelin farklı basamak sayısı girişleri için y=0’ın oluştuğu yeri belirlediği görülmektedir. 3.2. FFT, SNR ve I/Q Modülasyon Kullanılan Matlab paketinde SNR hesabı ve I/Q modülasyon paketteki bazı dosyalar tarafından gerçeklenmektedir. Bunların nasıl hesaplandığının anlaşılması, simülasyon sonuçlarını doğru yorumlayabilme yeteneğini arttıracaktır. Ayrıca, bu iki hesap fonksiyonlar tarafından gerçekleştiriliyor olsa da, doğru bir FFT alınabilmesi için doğru frekanslarda doğru sayıda periyotta örneklerin programa verilmesi gerekmektedir. FFT fonksiyonunun algoritması, belirli bir periyot sayısı için aldığı verileri ekstrapolasyon yöntemi kullanarak çoğullamaktadır. Bu yüzden tam sayıda periyot verebilmek çok önemlidir. Bir de her periyotta farklı noktalarda örnekleme yapılabilmesi için asal sayıda periyot seçmek faydalıdır. Buna göre FFT’sine bakılacak işaretin frekansı aşağıdaki şekilde seçilmelidir [6]. 𝐹𝑖𝑛 = 𝑘 𝐹 2𝑁 𝑠 (3.1) Burada k periyot sayısını, 2N ise örnek sayısını ifade etmektedir. Programa verilen örneklerin SNR hesabının yapılabilmesi için istenilen frekanstaki işaretin bu örneklerden çıkarılması gerekmektedir. Bu görevi pakette sinusx.m isimli dosya gerçekleştirmektedir. I/Q modülasyonu buradaki gibi bir yöntemle gerçekleştirilebilir. [7] İstenilen frekanstaki işaret örneklerden elde edildikten sonra, bu işaretin gücü, diğer kalan örneklerin gücüne bölünerek SNR değeri elde edilmiş olur. Pakette bu işlemleri calcSNR.m isimli dosya yapmaktadır. 12 3.3. Birinci Derece Delta-Sigma Modülatör Modeli Şekil 2.5’te lineer modeli görülen birinci dereceden modülatörün Simulink modeli Şekil 3.3’te görüldüğü gibi kurulmuştur. Bu modelde birinci derece modülatörün sadece ideal çalışması gözlenmek istenmektedir. Bu yüzden herhangi bir idealsizlik modele eklenmemiştir. Şekil 3.3. Birinci Derece Modülatör Modeli Modülatör çıkışında tek bitlik bir kuantalayıcı bulunmaktadır. Delta-Sigma modülatörlerde çıkışın ortalaması girişte verilen değere eşit olmaktadır. Bunu gözlemleyebilmek için çıkışın girişe göre değişimi Şekil 3.4’te çizdirilmiştir. Şekil 3.4. Birinci Derece Modülatör Giriş-Çıkışı Grafikte, biraz önce bahsedilen çıkışın ortalamasının girişteki değere eşit olması durumu gözlenebilir. Sinüs sıfıra yakın değerlerde iken modülatör çıkışı sürekli bir 13 ve sıfır değerleri arasında değişmektedir, dolayısıyla ortalaması sıfır olmaktadır. Sinüs tepe değerleri civarında iken modülatör çıkışının genelde birde sabit kaldığı görülebilir. Sinüs negatif tepe değerlerinde iken ise bu sefer modülatör genelde sıfırda sabit kalmaktadır. Delta-Sigma modülatörlerin değerlendirilmesindeki en önemli kriterlerden iki tanesi SNR değerinin ve dinamik eriminin (Spurious Free Dynamic Range / SFDR) yüksek olmasıdır. Bunlardan ikincisi harmoniklerin olabildiğince düşük olması anlamına gelmektedir ve çıkışın güç spektral grafiklerine bakılarak görülebilir. Birinci dereceden modülatörün güç spektral yoğunluğu (Power Spectral Density / PSD) grafiği Şekil 3.5’te verilmiştir. Şekil 3.5. Birinci Derece İdeal Modülatör PSD Grafiği Yukarıda PSD grafiğine göre birinci dereceden modülatör 63.9 dB SNR değeri ve 10.32 bit çözünürlüğü elde etmiştir. Diğer yandan formül (2.16)’ya göre SNR değeri hesaplandığında 68.8 dB SNR değeri elde edilmektedir. Bu duruma simülasyon süresince yapılan matematiksel yaklaşıklıklar sebep olmuş olabilir. Elde edilen değerler 22 KHz band genişliği için 256 kat fazla örnekleme yapılarak elde edilmişdeğerlerdir. Modülatör performansının ölçülmesindeki bir diğer önemli kriter de ilgilenilen frekans bandındaki gürültünün DC girişe göre nasıl değiştiğinin gözlemlenmesidir. Birinci dereceden modülatörde -1, 0 ve 1 gibi bazı girişler etrafında gözlenilen 14 gürültü gücünde artma vardır. Bu tür bir analizin sonucunda ortaya çıkan grafik Şekil 3.6’da gösterilmiştir. Şekil 3.6. İlgilenilen Frekanslardaki Gürültünün Girişteki DC İşarete Göre Değişimi Grafik dikkatle incelendiğinde gürültünün -1, 0 ve 1 etrafında daha yüksek olduğu görünmektedir. Bu gürültü seviyesi OSR arttırılarak daha alt seviyelere çekilebilir. 3.4. İkinci Derece Delta-Sigma Modülatör Modeli Şekil 2.8’de lineer modeli görülen ikinci dereceden Delta-Sigma modülatörün Simulink modeli Şekil 3.7’de görüldüğü şekilde kurulmuştur. Katsayılar analiz kısmıda da belirlendiği şekilde 0.5 ve 2 olarak alınmıştır. Şekil 3.7. İkinci Derece Modülatör Modeli Modülatörün çalışmasını test etmek amacıyla 1 V genliğinde bir giriş işareti verilmiştir, kuantalayıcı çıkışı +/- 1.65 çıkışları vermektedir. Bu ideal durumda simülasyonlar koşturulduğunda aşağıdaki grafikler elde edilmiştir. 15 Şekil 3.8. İkinci Derece İdeal Modülatör PSD Grafiği Şekil 3.9. İkinci Derece Modülatör Giriş-Çıkışı Simülasyon sonucunda ölçülen SNR değeri 99.7 dB’dir. Buna göre bu modülatör 16 bit bir ADC’nin çekirdek ünitesi olarak kullanılabilir. Formül (2.21)’e göre işlemler yapıldığında bulunan sonuç 110.9 dB’dir, simülasyon sonucundan yaklaşık 10 dB yüksek bir değerdedir. İkinci derece modülatörün diğer bir önemli karakteristiği DC giriş işaretlere verdiği yanıttır. İlgileninlen frekans aralığındaki gürültünün girişteki DC işarete oranı Şekil 3.10’da gösterilmiştir. Buna göre ikinci dereceden modülatör, birinci dereceden modülatöre göre daha iyi bir DC cevabı performansına sahiptir. Modülatör [-1.1, 1.1] 16 Şekil 3.10. İkinci Derece Modülatör DC Giriş Cevabı arasındaki girişler için düzgün çalışmaktadır. Ayrıca, birinci dereceden modülatörde x=0 civarında görülen gürültü bileşenleri, ikinci dereceden modülatörde bulunmamaktadır. 3.5. İkinci Derece Modülatörde İdealsizlik Etkilerinin İncelenmesi İkinci dereceden modülatör için oluşturulmuş olan model dosyası üzerinde bazı değişiklikler yaparak, elektronik devrelerin genelinde karşılaşılan idealsizlikler modellenmeye çalışılmıştır. Bu sonuçlar gözlenerek bunlar üzerinden yorumlar yapılmıştır. 3.5.1. Örnekleme Zamanı Belirsizliği Sayısal devrelerin gerçeklendiği sistemlerde tek bir saat işareti bütün sisteme aynı zamanda ve doğru şekilde ulaştırılmaya çalışılır. Bu örneklemelerde belirli hatalar yapılmasına sebep olur. Bu hata aşağıdaki şekilde ifade edilebilir [5]. 𝑥(𝑡 + 𝛿) − 𝑥(𝑡) = 2𝜋𝑓𝑖𝑛 𝛿𝐴𝑐𝑜𝑠(2𝜋𝑓𝑖𝑛 𝑡) = 𝛿 𝑑 𝑥(𝑡) 𝑑𝑡 Bu hata Şekil 3.11’da görüldüğü şekilde modülatör girişinde etkili olacaktır. 17 (3.2) Şekil 3.11. Örnekleme Zamanı Belirsizliği Lineer Modeli Kısa bir analizle aşağıdaki modülatör çıkış ifadesi elde edilebilir. 𝑌 = 𝑧 −2 . 𝑋 + 𝑧 −2 . 𝜀𝑠 + (1 − 𝑧 −1 )2 . 𝜀 (3.3) Buna göre bu hata şekillendirme ile bastırılamadan çıkışa yansıyacaktır. Modele idealsizlik durumunu ekleyebilmek için Matlab paketinde bulunan “Sampling Jitter” bloğu modele eklenmiştir. Eklenen bloğun modeli Şekil 3.12’de gösterilmiştir. Şekil 3.12. “Sampling Jitter” Bloğu Blok parametre olarak standart sapma değerini almaktadır. 8 ns standart örnekleme hatası için simülasyon koşturulmuştur. Saat işaretinin periyodunun 100 ns olduğunu göz önünde bulundurursak bu büyük bir hatadır. Elde edilen PSD grafiği Şekil 3.13’de gösterilmiştir. Şekil 3.13’ten de görülebileceği gibi örnekleme zamanı belirsizliği, sisteme şekillendirilmemiş bir gürültünün girmesine sebep olmuştur. Bu z-domeni analizi sonucunda yapılan varsayımı doğrulamaktadır. 8 ns’lik saat işareti standart sapması SNR değerinin 99.6 dB’den 91.5 dB’ye düşmesine sebep olmuştur. 18 Şekil 3.13. Örnekleme Zamanı Belirsizliği PSD Grafiği 3.5.2 Doğrusal Olmayan Örnekleme Anahtarlamalı kapasite (switched capacitor) devreleri, bütün analog elektronik devreler gibi bir ölçüde doğrusal olmayan davranışlar gösterirler. Örnekleme doğrusallığındaki bozulmanın sistemde oluşturacağı etkileri görebilmek amacıyla modelde örneklemenin yapıldığı bloktan önce Şekil 3.14’te görülen polinom bloğu eklenmiştir. Bu polinom bloğu aşağıdaki fonksiyonu gerçeklemektedir. 𝑦 = 𝑥 + 𝑐1 . 𝑥 2 + 𝑐2 . 𝑥 3 + 𝑐3 . 𝑥 4 (3.4) Buna göre c1, c2 ve c3 katsayılarının sırasıyla ikinci, üçüncü ve dördüncü harmonikleri oluşturması beklenmektedir. Bunu simülasyon ile doğrulayabilmek amacıyla ilk olarak c1, c2 ve c3 değerleri 0.03 olarak alınmıştır. Şekil 3.14. Doğrusal Olmayan Örnekleme Modeli 19 Şekil 3.15. Doğrusal Olmayan Örnekleme PSD Grafiği (c1=c2=c3=0.03) Verilen katsayılar sonucunda oluşan harmonikler Şekil 3.15’te açıkça gözükmektedir. Oluşan hamoniklerin yanısıra, bu harmoniklerin alçak frekanslarda katlanma gürültüsü oluşturduğu da görülebilir. Simülasyon sonucunda sistemin SNR değeri 99.7 dB’den 26.6 dB’ye düşmüştür. 3.5.3. Örnekleme Gürültüsü Şekil 3.16’da bir anahtarlamalı kapasite integratör yapısı görülmektedir. Bu tür devrelerde örnekleme kapasitesi olan Cs üzerinde örnekleme gürültüsü oluşur. Bu gürültünün güç ifadesi ve güç spektral yoğunluğu aşağıdaki gibidir [5]. 𝑒𝑇 2 = � 𝑆(𝑓) = 4𝑘𝑇𝑅𝑜𝑛 𝑘𝑇 𝑑𝑓 = 1 + (2𝜋𝑓𝑅𝑜𝑛 𝐶𝑠 )2 𝐶𝑠 (3.5) 2𝑘𝑇 𝐹𝑠 𝐶𝑠 (3.6) Şekil 3.16. Anahtarlı Kapasite İntegratör Devresi [3] 20 Örnekleme kapasitesinden kaynaklanan gürültü beyaz gürültü türünden bir gürültü olacaktır. Bu da örnekleme zamanı belirsizliğinde olduğu gibi şekillendirmeye uğramadan çıkışa yansıyacaktır. Örnekleme kapasitesi için makul bir değer olan 1 pF için simülasyon koşturulduğunda Şekil 3.17’de görülen PSD grafiği elde edilmektedir. Şekil 3.17. Örnekleme Gürültüsü PSD Grafiği Öngörüldüğü üzere örnekleme gürültüsü şekillendirilmemiş bir gürültü bileşeni oluşturmuştur. Sistemin SNR değeri 1 pF’lık örnekleme kapasitesi için 99.7 dB’den 98 dB’ye düşmüştür. 3.5.4. Kuvvetlendirici Sonlu Kazancı Kuvvetlendirici sonlu kazancının sistemin SNR değeri üzerisindeki etkisini görmek ve maksimum SNR değerine ulaşmak için gerekli olan minimum kuvvetlendirici kazanç değerini bulmak amacıyla modülatör modeli biraz değiştirilmiştir. İdeal integratör fonksiyonu yerine sonlu kazançlı integratör Şekil 3.18’deki gibi modele eklenmiştir. Şekil 3.18. Sonlu Kazançlı İntegratör Kullanan Modülatör Modeli 21 İdeal integratör çıkışındaki değerin aynısı ile girişi toplayarak yeni çıkışını elde etmektedir. Sonlu kazançlı integratör yapısında ise çıkış değerinin bir α katsayısı ile çarpılmış değeri giriş ile toplanarak yeni çıkış elde edilmektedir. Kayıp Faktörü (Leakage Factor), olarak da bilinen katsayı aşağıdaki şekilde tanımlanmıştır [5]. 𝛼= 𝐴−1 𝐴 (3.7) Burada A değeri kuvvetlendirici sonlu kazanç değerini ifade etmektedir. A değeri 10 dB’den 100 dB’ye kadar arttırılarak elde edilen SNR değerleri kaydedilmiş ve Şekil 3.19’da gösterilmiştir. Şekil 3.19. SNR Değerinin Kazançla Değişimi Buna göre 50 dB’lik bir kazanç maksimum SNR değerini elde edebilmek için yeterli olacaktır. 3.5.5. Kuvvetlendirici Sonlu Oturma Zamanı Kuvvetlendiricinin sonlu oturma zamanı hem kuvvetlendirici kazanç band genişliği hem de yükselme eğimi (slew rate) ile belirlenmektedir. Anahtarlamalar sırasında enjekte edilen elektrik yükü önce bir süre gerilimin yükselme eğilimi değerinde yükselmesine veya alçalmasına sebep olacaktır. Sonrasında ise kuvvetlendiricinin band genişliğinin değerine göre belirli bir sürede oturması gereken değere oturacaktır. Bu iki sürenin toplamı saat işareti periyodunun yarısından küçük 22 olmalıdır ki çıkış doğru değerine oturabilsin. Bu durumu matematiksel olarak ifadesi aşağıda verilmiştir [5]. 𝑣𝑜 (𝑡) = 𝑣𝑜 (𝑛𝑇 − 𝑇) + 𝑆𝑅. 𝑡 𝑡 ≤ 𝑡0 𝑣𝑜 (𝑡) = 𝑣𝑜 (𝑡0 ) + (𝛼. 𝑉𝑠 − 𝑆𝑅. 𝑡0 ) �1 − 𝑒 𝑡 > 𝑡0 𝑡−𝑡0 𝜏 � (3.8) (3.9) Burada SR yükselme eğimini, α kayıp faktörünü, τ 1/(2πGBW) yi, GBW de kazanç band genişliğini ifade etmektedir. Saat işaretini periyodunu bildiğimiz bir sistem için gerekli kazanç band genişliği şu şekilde bulunabilir. 10 MHz bir saat işareti kullanan bir sistemi göz önünde bulundurursak, yarım periyot 50 ns sürmektedir. Yükselme eğiminin 5 ns sürmesini, amplifier oturma süresinin ise 45 ns sürmesini istiyor olalım. Bu modülatör 16 bit bir ADC için tasarlanacak ise buradaki hata en çok 1/216 olabilir. Buna göre τ zaman sabiti 1/(2πGBW) olmakla birlikte, gerekli GBW değeri bulunabilir. 𝑒− 45 𝑛𝑠 𝜏 = 1 216 (3.10) Buradan gerekli en düşük kazanç band genişliği değeri 39.25 MHz bulunmaktadır. (3.8) ve (3.9) eşitlikleri arasındaki sürekliliği gözetirsek aşağıdaki SNR ifadesini elde ederiz [5]. 𝑆𝑅 = 𝛼. 𝑉𝑠 𝑡0 + 𝜏 (3.11) Bu ifadeye göre 70 dB kazanç ve 100 MHz kazanç band genişliği için 250M V/s lik bir yükselme eğimi gerekmektedir. Bu da 2 pF’lık bir yük için 250 μA çıkış akımını gerektirmektedir. SDtoolbox Matlab paketindeki “Slew” bloğu kullanılarak sonlu oturma zamanının sisteme olan etkisi gözlenecektir. 50 μA çıkış akımı, 2 pF yük kapasitesi, 25M V/s yükselme eğimi, 150 MHz kazanç band genişliği ve de 70 dB kazancı olan bir modülatörün çıkışının PSD grafiği Şekil 3.20’de gösterilmiştir. Bu simülasyon sonucuna göre sonlu oturma zamanı sistemde tek harmoniklerin oluşmasına sebep olmuştur. Sistemin SNR değeri 99.6 dB’den 97.8 dB değerine düşmüştür. 23 Şekil 3.20. Kuvvetlendirici Sonlu Oturma Zamanı PSD Grafiği 3.5.6. Doğrusal Olmayan Kuvvetlendirici Kazancı İkinci derece Delta-Sigma modülatörde ikinci integratör çıkışında kuantalayıcı olduğundan doğrusal olmayan kazancı, sistem davranışını herhangi bir şekilde etkilemez. Diğer yandan, ilk integratörün doğrusal olmayan davranışı sistem davranışını etkileyecektir. Doğrusal olmayan kuvvetlendirici kazancını modelleyebilmek için daha önce kullanılan polinom bloğu bu sefer Şekil 3.21’de görüldüğü gibi ilk integratörün arkasına yerleştirilmiştir. Şekil 3.21. Doğrusal Olmayan Kuvvetlendirici Kazancı Modeli Polinom bloğunun (3.4)’teki ifadesinde bulunan katsayılara 0.03 değeri verilerek simülasyon koşturulduğunda Şekil 3.22’de görülen PSD grafiği elde edilmiş olur. Sistemin SNR değeri 99.6 dB’den 80.1 dB’ye düşmüştür. 24 Şekil 3.22. Doğrusal Olmayan Kuvvetlendirici Kazancı 3.5.7. Kuvvetlendirici Gürültüsü Kuvvetlendirici gürültüsünün sistem performansı üzerindeki etkisini görebilmek amacıyla SDtoolbox Matlab paketinde bulunan “Opnoise” bloğu iki kuvvetlendiricinin de girişine eklenmiştir. Bu blok parametre olarak toplam işlemsel kuvvetlendirici gürültüsünü almaktadır. Bu değer 10 μV/sqrt olarak atanmış ve simülasyon koşturulmuştur. Sistem çıkışının PSD grafiği Şekil gözükmektedir. Buna göre SNR değeri 99.6 dB’den 99.3 dB’ye düşmüştür. Şekil 3.23. Kuvvetlendirici Gürültüsü PSD Grafiği 25 2.23’de 3.5.8. Kuvvetlendirici Ofseti Kuvvetlendirici ikinci derece Delta-Sigma modülatör lineer modeline Şekil 3.24’teki gibi entegre edilebilir. Şekil 3.24. Kuvvetlendirici Ofset Lineer Modeli Basit bir el analizi sonucunda sistem çıkışının aşağıdaki ifadesi elde edilebilir. 𝑌 = 𝑋. 𝑧 −2 + 𝑉𝑜𝑓𝑓 . 𝑧 −2 + 𝜀. (1 − 𝑧 −1 )2 (3.12) Bu ifadeye göre modülatör çıkışında bu ofset değerinin şekillendirilmeden görüleceği anlaşılabilir. Ofset DC bir işaret olduğundan, çıkışta da DC bir bileşen görmeyi bekleriz. Simulink modelinde integratör girişlerine 100 μV verilerek simülasyon koşturulmuş ve Şekil 3.25’te görülen PSD grafiği elde edilmiştir. Bu grafikte bahsedilen DC ofset işareti çaıkça görülmektedir. Sistem SNR değeri 99.6 dB’den 68.7 dB’ye düşmüştür. Şekil 3.25. Kuvvetlendirici Ofset PSD Grafiği 26 3.5.9. Kuvvetlendirici Doyumu Elektronik devrelerde düğüm gerilimlerinin çoğu durumda besleme gerilimi ile toprak gerilimi arasında olması beklenir. Bu durumu modelleyebilmek için Şekil 3.25’te görüldüğü gibi her toplama elemanından sonra satürasyon blokları konulmuştur. Şekil 3.26. Kuvvetlendirici Doyum Modeli Bu durumda ileri yoldaki işaretlerde kırpılma olması beklenmektedir. Bu da elde edilebilir SNR değerini azaltan bir faktördür. Simülasyon sonucunda oluşan PSD grafiği Şekil 3.27’de gösterilmektedir. Sistemin SNR değeri 99.6 dB’den 82.6 dB’ye düşmüştür. Şekil 3.27. Kuvvetlendirici Doyum PSD Grafiği 3.5.10. Kuantalayıcı ve DAC İdealsizlikleri İkinci derece Delta-Sigma modülatörlerde kullanılan kuantalayıcıların ofsetleri, gürültüleri kuantalama gürültüsü ile birlikte şekillendirilir. Bu yüzden, kuantalayıcı 27 hataları genelde sistem performansını pek etkilemez. Eğer DAC’ın doğrusal olmayan davranışları belirli bir seviyenin altına çekilebilirse, bu sistemlerde çok bitli kuantalayıcıların kullanılması modülatör performansını arttıracaktır. Ancak, daha önceden de bahsedildiği gibi DAC’tan kaynaklanan doğrusal olmayan davranışlar, giriş işareti ile birleşerek şekillendirmeye uğramadan direk sistem çıkışında gözükecektir. Bu da sistem performansını büyük ölçüde düşürmektedir. Bu yüzden Delta-Sigma modülatörün ilk kullanıldığı yıllarda sadece tek bitli yapılar kullanılmaktaydı. Eğer bir modülatör yapısında çok bitli kuantalayıcı ve DAC kullanılması gerekiyorsa, öncesinde bu DAC’ın INL, DNL değerlerin sistem performansını etkileyecek seviyenin altında olmasına dikkat edilmelidir [6]. 28 4. TRANZİSTÖR SEVİYESİNDE TASARIM Bu bölümde öncelikle tranzistör seviyesinde kuvvetlendirici, komparator, anahtar ve saat işareti üretecinin nasıl tasarlandığı anlatılacak, daha sonra bu tasarlanan elemanlar kullanılarak kurulan ikinci derece Delta-Sigma modülatör yapısı tanıtılacak ve simülasyon sonuçları verilecektir. 4.1. Kuvvetlendirici Tasarımı Modülatörde kullanılacak kuvvetlendirici için tek katlı katlanmış kaskod (folded cascode) kuvvetlendirici yapısı tercih edilmiştir. Bu yapı tercih edilirken belirtilen yapının hem yüksek kazancı, hem de yüksek hızı aynı anda sağlayabilmesi göz önünde bulundurulmuştur. Yapı sadece kapasite sürmek durumunda olduğundan çıkış katı konulmasına gerek duyulmamıştır. Şekil 4.1’de kuvvetlendiricinin şematik çizimi verilmiştir. Kuvvetlendiricinin Cadence araçları kullanılarak çizilen şematik ekran görüntüsü ekler kısmında verilmiştir. Şekil 4.1. Kuvvetlendirici Şematik Çizimi Tasarım yapılırken kollardan geçecek akım miktarlerı belirlenmiş, eleman büyüklükleri sonradan buna uygun seçilmiştir. Devre 50 μA’lik bir akım kaynağı kullanarak kendi içinde gerekli aynalamaları yapmaktadır. 1’den 6’ya kadar numaralandırılmış tranzistör akım aynalama devresini oluşturmaktadır. 9’dan 12’ye kadar numaralandırılmış transzistörler diferansiyel giriş tranzistörleridir. 7,8 ve 13,14 29 numaralı tranzistöler bu girişlere akım aynalamaktadır. 15’ten 22’ye kadar numaralandırılmış tranzistörler kaskod katı oluşturur. 15 ve 16 numaralı tranzistörlerin aynalaması ortak mod geribesleme (common mode feedback / CMFB) kullanarak belirlenmektedir. CMFB olarak Şekil 4.2’de gösterilen bir anahtarlamalı kapasite yapısı seçilmiştir. Şekil 4.1’de gösterilen bütün elemanların büyüklükleri Tablo 4.1’de sunulmuştur. Tablo 4.1. Kuvvetlendirici Eleman Büyükllükleri MN1 10/1 μm MP7 300/1 μm MN13 100/1 μm MN19 50/1 μm MN2 10/1 μm MP8 300/1 μm MN14 100/1 μm MN20 50/1 μm MP3 30/1 μm MN9 50/1 μm MP15 300/1 μm MN21 100/1 μm MP4 30/1 μm MP10 150/1 μm MP16 300/1 μm MN22 100/1 μm MN5 10/1 μm MP11 150/1 μm MP17 150/1 μm R1 10030 Ω MN6 10/1 μm MN12 50/1 μm MP18 150/1 μm R2 11340 Ω Şekil 4.2’de görülen CMFB devresi temel olarak VCM ile belirlenmiş bir ortak çıkış seviyesi etrafında çıkış geriliminin değişimine göre MP15 ve MP16 tranzistörlerinin gerekli akım seviyesini ayarlamalarını sağlayacak BIAS1 gerilimi etrafında aynalama gerilimini sağlamaktır. Devredeki anahtarlamalar, en üst seviyedeki sistemde örnekleme ve integrasyon aşamalarını tetikleyen S1 ve S2 saat işaretleri ile yapılmaktadır. Yani fazladan saat işareti kullanmamaktadır. Şekil 4.2. CMFB Devresi 30 Şekil 4.3’te tasarlanan kuvvetlendiricinin AC cevabı gözükmektedir. Buna göre kuvvetlendirici 81 dB DC kazancına ve 2 pF yük kapasitesi için 187 MHz kazanç band genişliğine sahiptir. Kuvvetlendirici 5.28 mW güç harcamaktadır. Şekil 4.3. Kuvvetlendirici AC Cevabı Aşağıda Şekil 4.4’te kuvvetlendiricinin birim geribeslemeli çalışma durumunda bir sinüs girişe verdiği kuvvetlendirici çıkışı gözükmektedir. Burada sinüs formunda Şekil 4.4. Birim Geribeslemeli Durumda Sinüs Cevabı 31 herhangi bir bozukluk göze çarpmamaktadır. Buna göre CMFB devresinin düzgün kurulduğunu kurulduğundan varsayabiliriz. çıkıştaki CMFB şekilde devresi anahtarlama anahtarlamalı anlarında kapasitelerle oluşan atlamalar gözükmektedir. 4.2. Komparator Tasarımı Delta-Sigma Modulator çıkışındaki tek bitlik kuantalayıcı işlemini gerçeklemek üzere bir komparator tasarlanmıştır. Komparatorun şematik çizimi Şekil 4.5’te gösterilmiştir. Şematikte sol tarafta görülen, 1’den 8 numaralı tranzistöre kadar olan kısım ön kuvvetlendirici işlevini gerçekleştirmektedir. Kuvvetlendiriciye yük olarak bağlanmış olan simetrik kaynak eşlemeli tranzistörler bu noktalardaki eşdeğer direnci, dolayısıyla da kuvvetlendirici kazancını arttırmaktadır. Sağ taraftaki, 9’dan 22’ye kadar numaralandırılmış tranzistörler ise tutucu işlevini gerçekleştirmektedir. Burada PHI ile saat işareti belirtilmektedir. Buna göre PHI yüksek iken tutucunun belirli bir çıkışı vardır ve değişmemektedir. Yeni girişlere göre bir çıkış oluşturulmak istendiğinde önce PHI düşürülür, PHI yeniden yükseltildiğinde yeni yük dengesine yeni tutucu çıkışı belirlenir. Şekil 4.5. Kompator Giriş, Çıkış ve Saat İşareti 32 Şekil 4.6. Komparator Şematik Çizimi 33 Şekil 4.5’te 100 ns’de bir değişen bir giriş için sistem çıkışları ve PHI çizdirilmiştir. Komparator işaret değişiminden 2 ns sonra değerlendirme moduna geçmekte ve yeni çıkışı üretmektedir. Delta-Sigma modülatör, diferansiyel giriş/çıkışlı olacak şekilde tasarlandığından yük enjeksiyonu gibi sistem sorunları performansı etkilememektedir. Bu sebeple yukarıdaki gibi sade bir komparator yapısı kendisinden beklenen görevleri yerine getirebilmektedir. Tasarlanan komparatorun eleman büyüklükleri Tablo 4.2’de verilmiştir. Tablo 4.2. Komparator Eleman Büyüklükleri MN1 10/1 μm MN7 20/1 μm MP13 6/0.35 μm MN19 2/0.35 μm MP2 30/1 μm MN8 40/1 μm MP14 6/0.35 μm MN20 2/0.35 μm MP3 30/1 μm MP9 6/0.35 μm MN15 2/0.35 μm MP21 6/0.35 μm MP4 30/1 μm MN10 2/0.35 μm MN16 2/0.35 μm MN22 2/0.35 μm MP5 30/1 μm MP11 6/0.35 μm MN17 2/0.35 μm MN6 20/1 μm MP12 6/0.35 μm MN18 2/0.35 μm 4.3. Anahtar Tasarımı Daha önce de bahsedildiği gibi modülatör tasarımının diferansiyel giriş/çıkışlı yapılıyor olması anahtarlamalar sırasında yük enjekte edilmesi sorununu, yükün her iki tarafa da enjekte ediliyor olmasından ötürü, ortadan kaldırmaktadır. Sistemde anahtar olarak Şekil 4.7’de gösterilen basit transmisyon kapısı kullanılacaktır. Şekilde görülen transmisyon kapısının tasarlanmasında önemli olan kısım, ana devrede bu anahtarların açık durumdaki dirençleri ile kullanılan kapasitelerin oluşturduğu RC zaman sabitinin örneklemenin düzgün yapılabilmesine olanak verecek şekilde olmasıdır. Sistemdeki saat işaretlerinin 50 ns açık ve kapalı olacak şekilde çalıştıkları düşünülürse, zaman sabitinin 5 ns’de düğüm geriliminin %95’lik doğrulukla oturmasını sağlayacak şekilde seçilmesi uygundur. 34 Şekil 4.7. Transmisyon Kapısı Anahtar Devresi 𝜏 𝑒 −𝑅𝐶 = 0.95 (4.1) 𝑅𝐶 = 2.5 10−10 𝑠 (4.2) Sistemde 1 pF ve 2 pF’lık örnekleme kapasitelerinin kullanıldığı düşünülürse, en kötü durum olan 2 pF için anahtarın kapalı durumda 125 Ω direnç göstermesi gerekmektedir. Buna göre simülasyon sonucunda NMOS’un 8/0.35 µm, PMOS’un 24/0.35 µm seçilmesi gerektiği görülmüştür. 4.4. Saat İşareti Üreteci Tasarımı Ana modülatör devresinde anahtarlar dört farklı saat işareti ile tetiklenmektedir. Bir saat işareti de komparatorun hangi aralıklarda örnekler alması gerektiğini belirlemektedir. Anahtar yapısı olarak transmisyon kapıları kullanıldığından dört saat işaretinin evriğinin de PMOS’lara verilmesi gerekmektedir. Buna göre toplamda dokuz saat işaretinin 10 MHz’lik saatten üretilmesi gerekmektedir. Örnekleme ve integrasyon işlemlerini tetikleyen saatlerin yük korunumu sağlayabilmesi için Şekil 4.8. Örtüşmeyen Saat İşaretlerini Üretmek için Kullanılan Yapı 35 örtüşmemesi gerekmektedir. Bunu Şekil 4.8’de gösterilen yapı kullanarak sağlayabiliriz. Komparatora gönderilecek tetikleme işaretinin üretilebilmesi için de Şekil 4.9’da gösterilen yapı kullanılmıştır. Şekil 4.9. Komparator Tetikleme İşaretini Üretmek için Kullanılan Yapı Buna göre üretilen tüm saat işaretleri Şekil 4.10’da gösterilmiştir. Burada yukarıdan aşağıya sırasıyla PHI, S1, S2, S3 ve S4 saat işaretleri 200 ns için çizdirilmiştir. S1’den S4’e kadar olan işaretlerin evrikleri de aynı devrede üretilmiştir. Grafiğin daha anlaşılabilir olması için bunlar aşağıda gösterilmemiştir. Şekil 4.10. Üretilen Saat İşaretleri Şekil 4.11. Örtüşmeyen Saat İşaretleri S1, S3, 36 Şekil 4.11’den de saat işaretlerin örtüşmeme şartının sağlandığı açıkça görülebilir. Bu iki işaret arasında 300 ps’lik bir gecikme oluşturulmuştur. 4.5. Modülatör Sisteminin Kurulması Sistem kurulumu için gerekli bütün elemanları tasarladıktan sonra sistem kurulumuna geçilmiştir. Şekil 3.7’de Simulink modeli verilmiş olan yapı tranzistör seviyesinde Şekil 4.12’de gösterildiği şekilde kurulmuştur [8]. Bir önceki kısımda üretilen saat işaretleri aşağıda görülen anahtarları sürerek devrede örnekleme ve integrasyon yapılabilmesini sağlamaktadır. S1 ve S3’ün kapalı olduğu durumda C1 örnekleme kapasitesinin bir ucu ortak taban olan 1.65 V seviyesinde, diğer ucu da giriş gerilimindedir. Bu şekilde C1 kapasitesi üzerine örnekleme yapılmış olur. S2 ile S4’ün kapalı olduğu durumda bu örneklenen değere referans voltajı eklenir ya da çıkartılır, çıkış değerine göre. Sonucunda bulunan değer de integratör girişlerine verilir. Bu evreye de integrasyon evresi adı verilir. Sistemde kullanılan VREF+ ve VREF- değerleri sırasıyla 2.4 V ve 0.9 V’dur. Bu değerler makul bir giriş için düğüm gerilimlerinin besleme voltajı değerlerinde kesilmemesini gözetecek şekilde seçilmiştir. Şekil 4.12. İkinci Derece Delta-Sigma Modulatör Devre Şeması Şekil 4.13, Şekil 4.14 ve Şekil 4.15’de sırasıyla birinci integratör giriş ve çıkışları, ikinci integratör giriş ve çıkışları ve sistem çıkışı görülmektedir. Bu çıkışların gözlenmesi hem modülatör mekanizmasının anlaşılması, hem de sistemdeki olası sorunların ortaya çıkarılması için önemlidir. Bütün düğüm gerilimleri ortak taban gerilimi olarak seçilen 1.65 V civarında salınmaktadır. Grafiklerde düğüm gerilimlerinin aşırı yüklenmeden ötürü kırpılmaya uğraması gibi bir problem gözlenmemiştir. 37 Şekil 4.13. Birinci İntegrator Giriş ve Çıkış Dalga Şekilleri Şekil 4.14. İkinci İntegratör Giriş ve Çıkış Dalga Şekilleri Şekil 4.15. Sistem Çıkışı 38 Modülatör çıkışının PSD grafiğini çizdirebilmek için (3.1)’de verilen örnekleme kuralına göre 214 örnek ve 17 periyot için simülasyon koşturulmuştur. Bu durumda giriş işaretimizin frekansı 10376 Hz olmaktadır. Yani ilgilendiğimiz frekans aralığının ortalarındadır. Bu şekilde alınan örnekler, PSD hesaplarını yürüten Matlab programına atıldğında Şekil 4.16’da görülen PSD grafiği elde edilmiştir. Şekil 4.16. Sistem Çıkışı PSD Grafiği Grafikte 3. harmoniğin bir miktar bulunduğu ve alçak frekanslarda yaklaşık -105 dB etrafında şekillendirilmemiş bir gürültü bileşeni olduğu görülmektedir. Aynı örnekler kullanarak SNR hesabı yapıldığında sistemin 84.7 dB sonucunu verdiği görülmüştür. 39 6. SONUÇ Bu bitirme çalışması kapsamında bir analog tasarımın geliştirilmesi sürecinde atılan adımlar konusunda tecrübe edinilmiştir. Veri dönüştürücü sistemleri, analog tasarımın en yoğun olarak ihtiyaç duyulduğu, ortaya konulduğu alanlardan biridir. Bitirme çalışmasına konu olan Delta-Sigma modülatörler de audio uygulamaları için pazarda bulunabilen en iyi ADC’lerin çekirdeğini oluşturmaktadırlar. Elektronik sistemlerin birçok noktada dış dünya ile bağlantı kurma gereksinimleri veri dönüştürücü sistemlerinin her zaman önemli bir araştırma ve çalışma alanı olmasını sağlayacaktır. Bu çalışma kapsamında ortaya konmuş olan devre, sorunları tespit edilip, iyileştirildiğinde ideal modülatörün ulaşması beklenen 98 dB SNR değerine yakınsayacaktır. Bu çalışma kapsamında incelenen ikinci derece modülatör mimarisinin yanısıra daha yüksek dereceden modülatörleri incelemek bu çalışmanın devamında atılabilecek adımlardan biridir. Çalışmanın gelişimi süresince birçok konuda tecrübe edinilmiştir. Öncelikle deltasigma modülatörlerin analiz edilmesi ve modellenmesi konularında Matlab ve Simulink programları yoğun olarak kullanılmıştır. Sistemdeki integratör ve kuantalayıcı bloklarını gerçekleyebilmek için işlemsel kuvvetlendirici ve komparator gibi analog elektroniğin iki temel bloğunun tasarımı konusunda deneyim edinilmiştir. Özellikle diferansiyel giriş / diferansiyel çıkışlı işlemsel kuvvetlendiriciler konusunda elde edilen deneyim önemlidir. Bütün bu blokların tasarımı Cadence Virtuoso platformunda yapılmış, dünya çapında en önemli elektronik tasarım aracı olarak kabul edilen bu programın kullanımında önemli miktarda tecrübe elde edilmiştir. 40 KAYNAKLAR [1] Schreier, R. , Temes, G. C. , “Understanding Delta-Sigma Data Converters”, IEEE Press/Wiley Interscience, 2005. [2] Smith, J. O. , “Mathematics of the Discrete Fourier Transform (DFT) with Audio Applications”, 2007. [3] Schreier, R., “The Delta-Sigma Toolbox Version 7.3”, Matlab Central, 2009. [4] Boser, B., Wooley, B., “The Design of Sigma-Delta Modulation Analog-toDigital Converters”, IEEE Journal of Solid-State Circuits, Vol. 23, No.6, Aralık 1988. [5] Malcovati, P. et al, “Modeling Sigma-Delta Modulator Non-idealities in Simulink”, Matlab Central, 2009. [6] Maloberti, F., “Data Converters”, Springer, 2007. [7] Razavi, B., “RF Microelectronics”, Prentice Hall, 1998. [8] Brandt, B., Wingard, D., “Second Order Sigma-Delta Modulation for Digital Audio Signal Acquisation”, IEEE Journal of Solid-State Circuits, Vol. 23, No.6, Aralık 1988. 41 EKLER EK A: Devre Şematikleri Şekil A.1. Saat İşareti Üreteci Şematik Diyagramı 42 Şekil A.2. İşlemsel Kuvvetlendirici Şematik Diyagramı 43 Şekil A.3. Komparator Şematik Diyagramı 44 Şekil A.3. Modülatör Üst Seviye Şematik Diyagramı 45 ÖZGEÇMİŞ Murat Doğu, 02.06.1988 yılında İstanbul’da doğmuştur. İlköğrenimini Ömer Seyfettin İlköğretim Okulu (1999), orta öğrenimini Gümüşpala İlköğretim Okulu (2002), lise eğitimini de Galatasaray Lisesi’nde (2007) tamamlamıştır. 2007 yılında İstanbul Teknik Üniversitesi Elektronik Mühendisliği Bölümü’nde lisans eğitimine başlamıştır. 2008 yılında ise İstanbul Teknik Üniversitesinde Kontrol Mühendisliği ile Çift Anadal Programına başlamıştır. Elektronik Mühendisliği ve Kontrol Mühendisliği programlarında son sınıf öğrencisidir. Sayısal ve analog tasarım konuları ile ilgilenmektedir. 46