Yılsonu sınavı
Transkript
Yılsonu sınavı
Fakülte/MYO Bölüm/Program Ders Mühendislik Elektronik Müh. Mantık Devreleri Sınav Tarih Süre Final 29/05/2015 90 dk. Numara Ad-Soyad İmza S O R U L A R/CEVAPLAR a) 2 bitlik (AB) Gray kodundaki sayıyı, BCD koduna dönüştüren devreyi sadece bir adet 2x4 kod çözücü ve VEYA kapıları kullanarak gerçekleyiniz (doğruluk tablosu + devre). [6 + 4 puan] b) Dört bitlik (ABCD) tek sayıları seçen devreyi en ekonomik (en az sayıda ve türde devre elemanı, en az giriş sayısı, en az bağlantı, en düşük maliyet, en küçük alan vb.) olarak MUX'larla gerçekleyiniz. [10 puan] c) 6 bitlik (A5A4A3A2A1A0) sayısını 2 ile çarpan devreyi sadece iki adet 74LS83 (4 bitlik paralel toplayıcı entegresi) ile gerçekleyiniz. [10 puan] Not: Entegrelerde kullanılmayan uçları "X" ile gösteriniz. B 0 1 0 1 x 0 0 0 0 b) y 0 0 0 0 z 0 0 1 1 w 0 1 1 0 0 B Q0 2x4 Q1 kod Q 2 çözücü Q3 I1 1 x y A I0 c) 2X1 MUX a) A 0 0 1 1 F X X X A5 A4 X X A5 A4 A3 A2 A1 A0 A3 A2 A1 A0 A3 A2 A1 A0 B3 B2 B1 B0 A3 A2 A1 A0 B3 B2 B1 B0 74LS83 C4 C0 74LS83 C4 S3 S2 S1 S0 D z C0 0 S3 S2 S1 S0 X Sonuç w sayı dizisinde; her sayı, bir öncekinin iki katının bir fazlasıdır. Bu dizide yer alan 4 bitlik sayıları geriye doğru tekrarlayan senkron sayıcı devresini JK FF'lar kullanarak tasarlayınız. Tasarım aşamaları: Durum tablosu [8 x 2 puan] Karnaugh haritalarıyla sadeleştirerek FF giriş fonksiyonları [8 x 1 puan] Devre çizimi [1 puan] A 1 0 0 0 0 1 Sayma sırası B C D 1 1 1 1 1 1 0 1 1 0 0 1 0 0 0 1 1 1 JA x 0 0 0 1 KA 1 x x x x JB x x 0 0 1 KB 0 1 x x x JC x x x 0 1 KC 0 0 1 x x JD x x x x 1 KD 0 0 0 1 x A J SET Saat K CLR JB=D' JC=D' JD=1 KA=1 KB=A' KC=B' KD=C' B Q J Q K A 1 JA=D' SET Q J Q K SET Q 1 J CLR SET Q D C B CLR D C Q K CLR Q Fakülte/MYO Bölüm/Program Ders Mühendislik Elektronik Müh. Mantık Devreleri Sınav Tarih Süre Final 29/05/2015 90 dk. Numara Ad-Soyad İmza Sıfırdan başlayarak 3 bitlik (ABC) çift sayıları yukarı doğru tekrarlayan asenkron sayıcı devresini T FF’lar kullanarak tasarlayınız. Tasarım aşamaları: Durum tablosu [3 x 4 puan] Karnaugh haritalarıyla sadeleştirerek FF giriş fonksiyonları [3 x 3 puan] Devre çizimi [4 puan] Sayma sırası A B C 0 0 0 0 1 0 1 0 0 1 1 0 0 0 0 TA x 1 x 1 TB 1 1 1 1 TA=1 TC 0 0 0 0 C B TB=1 Saat 1 TC=0 D T SET A Q 1 D T B CLR SET Q A Q CLR Q Seri bit akışı içinde "11" değerini yakalayan dizi algılayıcısını Mealy modeline göre D FF’lar kullanarak tasarlayınız. Tasarım aşamaları: Mealy makinesinin durum diyagramı [8 puan] Durum tablosu [4 puan] Karnaugh haritalarıyla sadeleştirerek FF giriş ve devre çıkış fonksiyonları [4 puan] Devre çizimi [4 puan] 0/0 1/1 1/0 S0 S1 0/0 Mevcut durum A 0 0 1 1 Giriş x 0 1 0 1 Sonraki durum A 0 1 0 1 Çıkış DA 0 1 0 1 y 0 0 0 1 DA=x y=Ax x Saat y D SET Q A CLR Q Başarılar dilerim… Doç. Dr. Fahri Vatansever